CS2300-CP

Fractional-N Clock Multiplier with Internal LCO

GeneralDescription TheCS2300-CPisanextremelyversatilesystemclockingdevicethatutilizesaprogrammablephaselockloop.TheCS2300-CPisbasedonahybridanalog-digitalPLLarchitecturecomprisedofauniquecombinationofaDelta-SigmaFractional-NFrequencySynthesizerandaDigitalP

CS2300-CP

I2C/SPI 控制下的時鐘抖動降低; ? 高性能模擬/數(shù)字鎖相環(huán)\n? 時鐘倍增/抖動降低? 從抖動或間歇的 50 Hz 至 30 MHz 時鐘源生成 6–75 MHz 的低抖動輸出時鐘\n\n? 時鐘生成/頻率合成? 生成相對于 8–75 MHz 基準時鐘的 6–75 MHz 低抖動時鐘\n\n? 高精確的 PLL 倍增因子? 錯誤低于 1 PPM\n\n? 靈活的控制選項? 一次性可編程配置的硬件模式\n? I2C?/SPI? 控制端口\n\n? 可配置的輔助輸出? 緩沖基準時鐘\n? PLL 鎖指示\n? 次要 PLL 輸出\n? 緩沖版本 CLK_IN\n\n? 靈活的基準時鐘源? 外部振蕩器或時鐘源\n? 支持廉價的本地晶振\n\n? 要求的電路板空間最小? 無需外部模擬環(huán)路濾波器元件\n\n;

時鐘電路 IC CS2300 具有時鐘生成器和時鐘倍增/抖動降低的時鐘頻率合成器（清理），Cirrus Logic CS2x00 系列強勢進入時鐘 IC 市場。CS2x00 基于創(chuàng)新的混合模數(shù)鎖相環(huán)，為系統(tǒng)設(shè)計者提供了一種無與倫比的解決方案，可解決時鐘生成和倍增/抖動降低的復雜挑戰(zhàn)。CS2x00 產(chǎn)品系列成員因其控制方式和/或硬件模式配置而脫穎而出。CS2300-CP 通過 I2C? / SPI? 控制端口進行控制，并支持 CS2300 的全部功能。CS2300-OTP 通過三個模式引腳在硬件模式中進行控制。八個可選模式的功能由用戶通過一次性可編程功能定義和配置。CS2x00 是一個擴展的產(chǎn)品系列，它基于 CS2300，由 Cirrus Logic 配置，支持普通系統(tǒng)要求。請聯(lián)系 Cirrus Logic 獲取 CS2x00 的出廠配置，以支持您的特殊要求。

CS2300-CP

Fractional-N Clock Multiplier with Internal LCO

CS2300-CP-CZZ

Fractional-N Clock Multiplier with Internal LCO

GeneralDescription TheCS2300-CPisanextremelyversatilesystemclockingdevicethatutilizesaprogrammablephaselockloop.TheCS2300-CPisbasedonahybridanalog-digitalPLLarchitecturecomprisedofauniquecombinationofaDelta-SigmaFractional-NFrequencySynthesizerandaDigitalP

CS2300-CP-CZZR

Fractional-N Clock Multiplier with Internal LCO

GeneralDescription TheCS2300-CPisanextremelyversatilesystemclockingdevicethatutilizesaprogrammablephaselockloop.TheCS2300-CPisbasedonahybridanalog-digitalPLLarchitecturecomprisedofauniquecombinationofaDelta-SigmaFractional-NFrequencySynthesizerandaDigitalP

CS2300-CP_09

Fractional-N Clock Multiplier with Internal LCO